DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

3833779

Basic Patent (No,Kind,Date): JP 57100467 A2 820622 <No. of Patents: 002>

IC SUBSTRATE FOR ACTIVE MATRIX DISPLAY BODY (English)

Patent Assignee: SUWA SEIKOSHA KK Author (Inventor): MOROZUMI SHINJI

IPC: \*G09F-009/30; G02F-001/133; G09F-009/35

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 57100467 A2 820622 JP 80176946 A 801215 (BASIC)

JP 90000708 B4 900109 JP 80176946 A 801215

Priority Data (No,Kind,Date): JP 80176946 A 801215

## (9) 日本国特許庁 (JP)

**印特許出願公開** 

## ⑩公開特許公報(A)

昭57-100467

1 Int. Cl.3

G 09 F

識別記号

**庁内整理番号** 

③公開 昭和57年(1982) 6 月22日

G 09 F 9/30 G 02 F 1/133

9/35

7520—5 C 7348—2 H 7520—5 C

発明の数 1 審査請求 未請求

(全 7 頁)

❷アクティブ・マトリックス表示体用ⅠC基板

20特

願 昭55-176946

両角伸治

❷出

額 昭55(1980)12月15日

@発明者

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

個代 理 人 弁理士 最上務

朗 細 卷

発明の名称

アクティブ・マトリックス表示体用IC芸板

## 特許額求の範囲

- (1) データ線とゲート線のマトリックスにより標成されるアクティブ・マトリックス表示体用IC 整板内にデータ線及びゲート線を駆動すべく、各々にシフトレジスタ列を含む配動回路が内設されており、前記シフトレジスタ列はクロック入力を直接スイッチング電力をであるがイナミックシフトレジスタにより構成されることを特徴とするアクティブ・マトリックス会示体用IC 整板。
- (2) ゲート鉄を駆動するシフトレジスタ列における前段から後段へのデータ転送はトランスファゲートを介して行ない、更に前記トランスファゲートを介した入力とクロック母号との間にプートストラップ容量を設制する報道のシフトレジスタを

用いたことを特徴とする特許請求の範囲第 1 項記 載のアクティブ・マトリックス表示体用IC 芸板

- (a) ゲート祭を駆動するシフトレジスタ列の各段 はクロック信号により" 0 " 電位にリフレッシュ するトランジスタを個えていることを特数とする 特許請求の範囲第2項配載のアクティブ・マトリ ックス表示体用エC 鉱板。
- (4) データ級はサンブル・ホールドトランジスタを介して駆動され、シフトレジスタ列の各段の出力はプートフトラップ動作により、クロック信号の振幅より過大な振幅の信号として前記サンブル・ホールド・トランジスタのゲートに印加することを特数とする特許請求の範囲第1項記載のアクティブ・マトリックス用エロ基板。
- (5) データ線側の駆動回路に含まれるシフトレジスタ列は4相以上のクロックパルスにより動作することを特徴とする特許顯求の範囲第4項記載のアクティブ・マトリックス用IC指標。
- (6) シフトレジスタ列を含む周辺屈動回転は安示

部分をはさんで対照に複数個配列され、各入力の 接続の有無により複数個のうちの1個を選択する ことを特数とする特許助求の範囲第1項記載のア クティブ・マトリックス姿示体用ェC基板。

- (7) 周辺感動回路を構成する複数のシフトレジス タ列のクロック入力は複数個の入力増子を備えて いることを特数とする特許額求の範囲館 6 項配数 のアクティブ・マトリックス用エC芸板。
- (B) データ線の駆動回路を構成するシフトレジスタ列は、非選択時にサンブル・ホールド・トランジスタを強制的に高インピーダンス状態にするりセット・トランジスタを励えていることを特徴とする特許時求の範囲館も項記載のアクティブ・マトリックス表示体用エC基板。
- (i) ゲート線を駆動する複数のシフトレジスタ列の名共通段の出力はゲート線を介して直接、接続されていることを特徴とする特許崩水の範囲第6 質記載のアクティブ・マトリックス安示体用Iの 参収。

を選択する信号を各ゲート離 G 1 ~ G n に与え、 又その走査位位におけるデータを、 横方向へ走査 して音を込むためにデータ線に送り込むための周 辺四路が必要となる。

ところが、この周辺回路と、このアクティブ・マトリックス基板の接続は、(n+m)の2倍必要となり、実際は400~800本用いかなり大変でありコスト的にも高くつく。又周辺配路自体も適常ではなが、このために必要なかが、このために必要なが、かり過ぎるが、なが10コ~20コで、やはり、アセングをで、チップ自体のコストもかかり過ぎる。が最近に内辺回路をICをで、の周辺回路をICをである。

(1) 外付の場合はCMOS技術が使えるが、一般にマトリックスIC基板はN-MOS、又はP-MOSであり、普遍に区動回路を構成すると前数低力が大きすぎて使いものにならない。又IC 悲劇をCMOSにすると、観燈プロセスが複雑になりすぎる。

## 発明の評額な説明

本発明は周辺区動回路を内殻したアクティブ・マトリックス表示体用 I O 若板に関する。

従来アクティブ・マトリックス用IC基板は、 表示部分のみで構成され、マトリックスの慇懃部 分はIC並板とポンティング等により接続された 外部のCMOS-ICチョブにより樹成されてい た。 ダ 1 図はアクティブ・マトリックスの表示部 分を示し変示部分1は(nxn)コのセル2が配 列されている。各セルにはゲート欲G1とデータ 級 D )が配線されており、この 2 つの信号憩の交 点となるセルを選択してデータ厳DJからデータ を各七ルに称き込む。各七ルはトランジスタTi j とデータ保持用の容量 C i j から構成されて、 区動点▼11から放晶等の表示体を駆動する。例 えばここにテレビの画竝表示を行うとすると、テ レビ用の映像信号が各タイミングに応じてデータ 線から、その時の走玄紋位位にあたるゲート範を 遊択することにより各セルに魔次データをむいて ゆく。このためには起査位置に合致したゲート航

(2) 慰勤回路外付の場合には、分割されているので歩智は問題ないが、内部すると参留が 1 0 0 %近くないと、駆動回路の一部の不良により、 I c 整板全体が不良となる。

従って本発明の目的は、アクティブ・マトリックス表示体用基板内に、B一MOB又はアーMOSによる磁低消型電力の周辺配動回路を高歩留りて解応する方法を退供することにある。

第2回は本発明で用いるゲートは6の原動回路 の一例である。シフトレジスタセル5は4つのアランシスタフ~10と1つのアートストラックを 登6より構成される。クロックはダ1とダ2の 担でありスタートベルスSP入力によりで12を 担でが数次クロックに同期して転送ケートの 位がレジスタの出力の1、~の本がく、にの特果第3回に示す切く、この特果第3回に示す切く

ト苺を選択してゆく。このジフトレジスタに要求 されることは、テレビの走査の場合フレーム周波 **設が1/60日zであるので走在スピードが遅い** ので、酒幣のダイナミック動作ではむずかしいこ とと、ゲート級には数十PPの寄生容量があると 同時に表示部のセル内のトランジスタを完全に O Nにするためにはデータ線の最大電圧にバックゲ 大きな電圧を印加しなければならないことである。 。このため、シフトレジスタ入力には入力トラン スファゲートトランジスタフを用いて、『』~『』 に一担哲えてからプートストラップ容量により。 р, ~ р жに" 1 "を書き込む。もしこのトラン スファグートを用いないと、Di とTi , Di と ェ。……と短格され、プートストラップ容量をゲ ート線容量 c G i よりずっと大きくする必要があ り、パターンが大きくなって、参留りを低下させ る。又D,~Daの"1"に書き込まれた役"0 に放電するためにはトランジスタ10にT。を接 鼓するのみでよいが、このシフトレジスタが低局

波で動作する場合、 わずかのリークに対しても動作不良となるので、 歩包りを向上させ、 動作を安定化させるために電位固定トランジスタ 9 を 逝加して、 クロックの 半周期毎に 『ロ 『レベルにリフレッシュしてやる。

ることを考慮する必要がある。このために、シフィ トレジスタのクロックは2相でなく4相以上を用 いるのがよい。同一の伝送率で同一のピット数を 磁保するためにはクロックが2相から4相になれ はクロックラインは、~り、で消費する電力は半 分になる。又8相になればその半分となる。この シフトレジスタは m ピット中1ピットしか \* 1 『になっていないのでクロック以外での電力消費 は少ない。従って本方式の採用により、周辺区動 回路はモノチャネル構成にもかかわらずOMOS 並の低低力とすることが可能である。シフトレジ スタの出力S,~Smはサンブルホールドトラン シスタ 日1 ~日 4 に入力されるのみでここに寄生 する容量はそう大きくない。従って8~8mに 直接小面積で構成されるプートストラップ客量 1 6を接線することが可能となる。サンプル・ホー ルドトランジスタでロ~23はかなりの資選スイ ッチングが要求されるが、そのゲート入力にはブ ートストラップ動作により、第5回に示す如くク ロック信号の2倍近い揺べて印加されるので、非

常に高速でスイッチングできるという利点がある

本発明に用いる周辺配動回路は更に歩命り改善のため、シフトレジスタに不良が発生した場合は & 正を実行し不良ピットの切り指でや、一方のシ

詩學857~100467(4)

フトレジスタを殺すことを実行して、実効的歩留 を確保するように工夫してある。

主ずデータ町の昼前回駐中のシフトレジスタは 歩留りは 5 0 名以上の場合上下どちらかのシフト レジスタ(35m36) は必ず効作するので動 作する方のシフトレジスタに入力するクロック入 力も、~も。のペッドのみに、クロック信号を接 髭する。又クロック入力は左右どちらでもよいが 途中で断線している場合は両衛から入力する。又 スタートペルス入力は接続するが、リセット入力 はオープンでよい。又動作させない方のシフトレ ジスタはクロック入力とスタートペルス入力をオ ープンにするとブルダウン抵抗により基板と同電 位となりシフトレジスタは全く励作しないと共に 全く電流は消費しない。このクロックを直接スイ ・ッチング電源とするシフトレジスタは、定電源を 全いていないので、単にクロックを配録しないだ けで電力消費を口にできるという大きな特徴があ る。又同時にリセット入力を「1~として各シフ トレジスタ出力S」~Smを"0"としてサンプ

ルホールドトランジスタ目」~日本をOFPとして動作するDi~Daに影響を与えないように対する。この方法はシフトンジスタ内にリセット機能ルポークのでは、第7回にボーク級DJの間にビデルをサンジスタ目」とデータの信号マ・S(データ音を込み信号)から無条によりスインビーダンスにするサンプスタイクを用いてもよい。

タイミング個のシフトレジスタは各ピットの出 力同志が直接接款されているので、不良ピットが 同一位置、又はその互いに前後2 窓以内にある場 合を除いて、両庭のシフトレジスタに不良ピット が存在しても、完全に修正可能である。群る図に おいて、右又は左釘のシフトレジスタが少なくと もどちらか一方が完全に動作するならば、動作さ せる方にはクロックウェロ、ウェロとスタートパル . スSPOを接続し、又動作させない方のシフトレ ジスタのクロック。スタートパルス入力はオーブ ンにすると、ブルダウン抵抗により自動的に若板 と同一電位となり、動作させない方のシフトレジ スタの出力は高インピーダンスの状態に保たれる 。この結果単に入力の接続のみで、シフトレジス タの選択が可能である。もし両方のシフトレジス タに不良がある場合、例えば第8回の如く不良ピ ットが52,53,54の如く存在すると、まず 左側のシフトレジスタ50から入力して不良ピッ トの2ピット手前から(帰還用の信号が必要なの で)右目へ移し、又不良ピット53の2ピット手

本発明に用いるシフトレジスタは、 極低消費 電力と、 高歩 留りを 特数とするものである。 シフトレジスタは、 電磁をクロック入力として 直接スイッチングする ことにより、 C M O S の如く 常に定常パイアスを印加することと 異なり 低少なリーク

による静止電流は少なく、又ブートストラップに よるダイナミック方式の採用により、1ピット当 りの紫子数は5トランジスタ(cm08は10) と少ないので55作電力も少なく、合計してCMO Sタイプよりむしろ、全体の消費電力はぐっと少 なく、 付えばクロック振幅 1 0 Vの時にデータ個 は 1 μ H = 4 相クロック。2 0 0 ピットで約 0 3 m A . タイミング国は 1 6 K H 2 で Q O 2 m A で ある。又この方式のシフトレジスタはプートスト **ラップ動作により高速動作を保証してくれる。又** 回路が簡単なことにより、シフトレジスタの初期 歩習は高く、 国案セル200×200=4万個の 良品率が50%の時、シフトレジスタ1系列当り 7.0%であり、両側のどちらかの選択をして90 %、前途のほ正を実行して99%の良品率であり 、内蔵することによる歩留りの低下を完全に防止 できた。この結果、アクティブ・マトリックス用 10基板内に周辺区筋回路を完全に内蔵化が可能 となり、その平均ポンティング致は平均25本と なり、大幅な生産性の向上とコストの低下を可能

とした効果は大きい。

図画の簡単な説明


第1届は従来の登示用アクティブ・マトリックス用IC基权の構成を示し、第2回、第4回は本発明に用いる周辺感動回路の1例、第3回、第5回はその動作を示す。第6回は本発明による周辺を内蔵したアクティブ・マトリックス同じ、第7回はサンブルホールド回路の他の構成例、第8回はタイミング側シフトレッスタの修正方法を示す。


Q 1 ~ Q n ····· ゲート 袋
D 1 ~ D m ····· データ 線
V . S ············· ピデオ 信号
Ø 1 ~ Ø 4 , Ø 1 Q ~ Ø 1 G ······ クロック
S P , S P G ······· スタート バルス
O , O Q ······ シフトレジスタ出力
H 1 ~ H m ···· サンブルホールド・トランジス


·3 3 , 5 4 , 3 7 , 3 8 ····· リフトレジスタダ ミーセル


以上


出顧人 株式会社系数粉工 代理人 弁理士 最上














第 4 図



第 6 凶



第 7 図



第 8 🖺